(2) Japanese Patent Application Laid-Open No.2001-202350 "Standby Control Device of Microcomputer"

The following is an extract relevant to the present application.

5

The present invention relates to a standby control device which is configured so that whether or not built-in peripheral units escape from a standby state when a standby mode is released can be controlled at a time of a test.

# (12)公開特許公報 (A)

(19)日本国特許庁 (JP)

(11)特許出願公開番号 特開2001—202350 (P2001—202350A)

(43)公開日 平成13年7月27日(2001.7.27)


(51)Int.Cl. '	識別記号	F I デーマコート (参考)
G06F 15/78	510	GO6F 15/78 510 K 2G003
GO1R 31/26		GO1R 31/26 B 2G032
31/3185		GO6F 11/22 310 D 5B048
31/28		GO1R 31/28 W 5B062
G06F 11/22	310	9A001
		審査請求 有 請求項の数9 OL (全10頁)
(21)出願番号	特願2000-12751(P2000-12751)	(71)出願人 000164450 九州日本電気株式会社
(22)出願日	平成12年1月21日(2000.1.21)	熊本県熊本市八幡一丁目1番1号 (72)発明者 福嶋 清 熊本県熊本市八幡1-1-1 九州日本電

最終頁に続く

# (54)【発明の名称】マイクロコンピュータのスタンパイ制御装置

#### (57)【要約】

【課題】マイクロコンピュータにおいて、IDDQテス トプログラム容量を削減し、テストパタンを短縮可能と しテストコストを低減するスタンバイ制御装置の提供。 【解決手段】CPU1と、複数の周辺ユニット2、3、 4とを備えたマイクロコンピュータのスタンパイ制御回 路において、周辺ユニットのそれぞれについてスタンバ イ状態を維持するか解除するかを指定する制御信号を出 力するテストモード設定レジスタ8と、テストモード設 定レジスタ8からの制御信号12、11、13と、CP U1から出力されるスタンパイ信号10を入力し周辺ユ ニットのそれぞれに対してスタイパイ状態の設定及び解 除を制御する信号14、15、16を出力するスタンパ イイネーブル制御回路5、6、7を備え、テスト時に、 一旦条件を設定した後、次のテストにおいて変更する必 要がない周辺ユニットのスタンパイ状態をそのまま維持 可能とし、条件の変更を行う周辺ユニットのみスタンパ イ状態を解除し、新たな条件を設定した後、スタンパイ 状態に設定してテストを行う。



気株式会社内

弁理士 加藤 朝道

(74)代理人 100080816

#### 【特許請求の範囲】

【請求項1】CPUと、複数の機能ユニットとを備えた 半導体集積回路装置において、

前記CPUは、前記複数の機能ユニットに対して、スタ ンパイ状態の設定及び解除を制御するスタンパイ信号を

前記CPUからスタンパイ解除が指示された時に、前記 複数の機能ユニットに対してそれぞれ個別にスタンバイ 状態をそのまま維持するか解除するかを制御するための 制御信号を出力する手段と、

前記制御信号と、前記CPUから出力されるスタンバイ 信号とを入力し、前記複数の機能ユニットのそれぞれに 対してスタイパイ状態の設定及び解除を制御する手段 と、

を備えたことを特徴とする半導体集積装置。

【請求項2】CPUと、複数の周辺ユニットとを備えた マイクロコンピュータのスタンバイ制御装置において、 前記周辺ユニットのそれぞれについてスタンバイ状態を 維持するか解除するかを指定する制御信号を出力するテ ストモード設定レジスタと、

前記テストモード設定レジスタからの制御信号と、前記 CPUから出力されるスタンパイ信号とを入力し、前記 制御信号と前記スタンパイ信号の値に基づき、前記周辺 ユニットのそれぞれに対してスタイパイ状態の設定及び 解除を制御する信号を出力するスタンパイイネーブル制 御回路と、

を備えたことを特徴とするマイクロコンピュータのスタ ンパイ制御装置。

【請求項3】テスト実行時、一旦条件を設定した後、次 のテストにおいて条件を変更する必要がない周辺ユニッ 30 トについてはスタンパイ状態をそのまま維持し、条件の 変更を行う周辺ユニットのみスタンパイ状態を解除し て、新たな条件を設定した後に、再度スタンパイ状態に 設定して次のテストが行われる、ことを特徴とする、請 求項2記慮のマイクロコンピュータのスタンパイ制御装

【請求項4】前記テストモード設定レジスタには、前記 CPUから制御内容が設定され、前記テストモード設定 レジスタは、前記CPUから受け取った制御内容に基づ き、前記各周辺ユニットに対して、スタンパイ状態を維 40 持するか解除するかを指定する制御信号を出力する、こ とを特徴とする、請求項2記載のマイクロコンピュータ のスタンパイ制御装置。

【請求項5】前記テストモード設定レジスタが、外部か ら入力される外部制御信号に基づき、前記各周辺ユニッ トに対して、スタンパイ状態を維持するか解除するかを 指定する制御信号を出力する、ことを特徴とする、請求 項2記载のマイクロコンピュータのスタンバイ制御装

されるメモリ及び/又は周辺回路を含む複数の周辺ユニ ットと、を備えたマイクロコンピュータにおいて、

前記CPUから出力される信号を入力とし、前記複数の 周辺ユニットについてスタンバイ状態を維持するか解除 するかを指定する制御信号をそれぞれ出力するテストモ ード設定レジスタと、

前記周辺ユニット毎に設けられ、前記テストモード設定 レジスタから出力される制御信号と、前記CPUから出 力される前記複数の周辺ユニットに共通のスタンバイ信 10 号と、を入力とし、前記制御信号がインアクティブ状態 とされ、前記スタンパイ信号がアクティブ状態からイン アクティブ状態とされた場合、前記周辺ユニットのスタ ンバイ状態を解除し、前記制御信号がアクティブ状態の ときには、前記スタンバイ信号がアクティブ状態からイ ンアクティブ状態とされた場合にも、前記周辺ユニット のスタンバイ状態を維持するように制御する信号を、対 応する前記周辺ユニットに対してそれぞれ出力する複数 のスタンバイイネーブル制御回路と、

を備えたことを特徴とするマイクロコンピュータ。

20 【請求項7】CPUと、前記CPUとバスを介して接続 されるメモリ及び/又は周辺回路を含む複数の周辺ユニ ットと、を備えたマイクロコンピュータにおいて、

外部から入力される外部制御信号を入力とし、前記複数 の周辺ユニットについてスタンバイ状態を維持するか解 除するかを指定する制御信号をそれぞれ出力するテスト モード設定レジスタと、

前記周辺ユニット毎に設けられ、前記テストモード設定 レジスタから出力される制御信号と、前記CPUから出 力される前記複数の周辺ユニットに共通のスタンバイ信 号と、を入力とし、前記制御信号がインアクティブ状態 とされ、前記スタンパイ信号がアクティブ状態からイン アクティブ状態とされた場合、前記周辺ユニットのスタ ンパイ状態を解除し、前記制御信号がアクティブ状態の ときには、前記スタンパイ信号がアクティブ状態からイ ンアクティブ状態とされた場合にも、前記周辺ユニット のスタンパイ状態を維持するように制御する信号を、対 応する前記周辺ユニットに対してそれぞれ出力する複数 のスタンパイイネーブル制御回路と、

を備えたことを特徴とするマイクロコンピュータ。

【請求項8】1又は複数の前記周辺ユニットをスタンバ イ状態として一のテストが実行され、次のテストの実行 にあたり、条件の設定変更を行う周辺ユニットに対して のみ、前記周辺ユニットのスタンバイ状態を解除してあ たらな条件に設定した後スタンパイ状態に設定し、条件 設定の変更を行わない他の周辺ユニットは、この間、ス タンパイ状態をそのまま維持するように、制御が行われ る、ことを特徴とする請求項6又は7記載のマイクロコ ンピュータ。

【請求項9】前記テストが、静止状態の電源電流を測定 【請求項6】CPUと、前記CPUとバスを介して接続 50 するIDDQテストである、ことを特徴とする請求項8

30

記載のマイクロコンピュータ。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明はマイクロコンピュータのスタンパイ制御装置に関し、特に、IDDQテストの実行に好適なマイクロコンピュータのスタンパイ制御装置に関する。

## [0002]

【従来の技術】LSI (大規模集積回路)のテストを行う方法として、スタンパイ状態のとき流れる電流を測定 10 して、良、不良を判定するテスト (以下「IDDQテスト」という)は、不良検出に有効なテスト手法であり、スタンパイ電流を、例えばLSIの内部状態を変えながら測定することが有効であることが知られている。すなわち、マイクロコンピュータのIDDQテストでは、対象となる周辺ユニットやメモリ、CPUの設定条件を変えながらテストを実行する。

【0003】CMOS構成のLSIでは、スタンパイ状態時に流れる電流は、例えばマイクロアンペアオーダーとされており、不良のトランジスタが存在した場合に流 20れる静止時の電源電流 (VDD supply current (I,))

Quiescent)の電流値は、この正常時の電流値を大きく上回ることになり、IDDQテストで不良が検出される。

【0004】そして、IDDQテストを実行する場合、CPU (中央演算処理装置)のプログラム命令で内臓する周辺ユニットの状態をテスト毎に設定する。マイクロコンピュータが内蔵する周辺ユニットが複数存在するときは、各々の周辺ユニットに状態を設定してスタンバイ命令により、スタンバイ状態へ移行する。

【0005】ところで、周辺ユニットにおいて、スタンバイ条件が適切に設定がされていない場合には、スタンバイ状態でも電源電流が流れる場合がある。このため、周辺ユニットに対するスタンバイ条件の設定を省略することはできない。

【0006】図4は、従来のマイクロコンピュータのスタンパイ制御装置の構成の一例を示す図である。図5は、図4に示した従来のマイクロコンピュータで、IDDQテストを行った場合のプログラムの流れを示したフローチャートである。

【0007】図4を参照すると、従来のマイクロコンピュータのスタンパイ制御装置は、CPU1と、タイマ2と、シリアルインタフェース(シリアル)3と、CPU1から出力され、メモリ4とタイマ2とシリアルインタフェース3の各周辺ユニットへ共通に入力されるスタンパイ信号10と、タイマ2から出力されシリアルインタフェース3のシリアルクロックの基準となるタイミング信号17と、CPU1と、メモリ4と、タイマ2と、シリアルインタフェース3等の各周辺ユニットを接続する内部パス(BUS)9を備えて構成されている。

【0008】図4及び図5を参照して、この従来のマイクロコンピュータにおいてIDDQテストを行った場合の処理手順について説明する。

【0009】まず、CPU1はタイマ2に条件1、シリアルインタフェース3に条件1、メモリ4に条件1を設定する(ステップ $501\sim503$ )。つづいてCPU1はスタンパイ命令を実行し(ステップ504)、スタンパイ制御信号10がアクティブになる。またタイマ2から出力するタイミング信号17はアクティブになる。この条件で、スタンパイ電流を測定する(ステップ50

【0010】スタンパイ状態が解除されると (ステップ 506)、各周辺ユニット全て通常動作へ移行する。

【0011】次に、CPU1はタイマ2に条件1、シリアルインタフェース3に条件1、メモリ4に条件2を設定する (ステップ507~509)。つづいてCPU1はスタンパイ命令を実行し (ステップ510)、スタンパイ制御信号10がアクティブになる。この条件で、スタンパイ電流を測定する (ステップ511)。

【0012】スタンパイ状態が解除されると(ステップ512)、各周辺ユニット全て通常動作へ移行する。

【0013】次に、CPU1はタイマ2に条件1、シリアルインタフェース3に条件2、メモリ4に条件1を設定する(ステップ $513\sim515$ )。つづいてCPU1はスタンバイ命令を実行し(ステップ516)、スタンバイ制御信号10がアクティブになる。この条件でスタンバイ電流を測定する(ステップ517)。

【0014】スタンパイ状態が解除されると(ステップ518)、各周辺ユニット全て通常動作へ移行する。

【0015】次に、CPU1はタイマ2に条件2、シリアルインタフェース3に条件1、メモリ4に条件1を設定する(ステップ $519\sim521$ )。つづいてCPU1はスタンパイ命令を実行し(ステップ522)、スタンパイ制御信号10がアクティブになる。またタイマ2から出力するタイミング信号17はインアクティブになる。この条件でスタンパイ電流を測定する(ステップ523)。

【0016】スタンパイ状態が解除されると (ステップ524)、各周辺ユニット全て通常動作へ移行する。

【0017】次に、CPU1はタイマ2に条件2、シリアルインタフェース3に条件2、メモリ4に条件1を設定する(ステップ525~527)。次にCPU1はスタンパイ命令を実行し(ステップ528)、スタンパイ制御信号10がアクティブになる。この条件でスタンパイ電流を測定する(ステップ529)。

【0018】スタンパイ状態が解除されると (ステップ530)、各周辺ユニット全て通常動作へ移行する。

【0019】このように、図4に示した従来のマイクロ コンピュータにおいては、CPU1からのスタンパイ信 50 号10をインアクティブとしてスタンパイ状態から解除

すると、内蔵される全ての周辺ユニットが通常動作を開 始するため、再度条件を設定する必要があった。

【0020】すなわち、従来のマイクロコンピュータに おいては、スタンパイ条件を、測定毎に設定して、スタ ンバイ状態に設定して電流(電源電流)を測定していた め、IDDQテストプログラム (図5では30のステッ プ)が膨大なものとなり、テストコストが高くなる。ま た膨大なテストパタンを収納することができる高価なL SIテスタが必要とされる。

【0021】なお、例えば特開平10-283275号 10 公報には、内蔵する周辺ユニット毎にスタンパイ状態を 設定できる集積回路の構成が開示されている。図6は、 この従来の集積回路の構成を示す図である。スイッチン グ回路613の複数の電力制御スイッチ639~642 が使用されて複数の外部電源信号のうちそれが各メモリ プロック626、628、630、632、634に供 給するかを動的に選択する。電力制御スイッチは、レジ スタ24にデータを售き込むことで、ソフトウエアで構 成でき、テスト制御回路22によりイネーブルにするこ とができ、またVDD電源障害に応じて自動的にイネー 20 ブルされるように構成され、インテリジェントコントロ ーラがデータアクセスの実行フロー及びメモリバンクか らの命令フェッチに応じて動的にスイッチを制御でき、 現在アクセスされているメモリバンクまたは最近アクセ スされたメモリバンクのみ高電力レベルに活性化され、 他の全てのメモリバンクは低電力スタンバイモードにで きるように構成され、複数メモリバンクの間で一組のメ モリバンクを集積回路内のスタンバイメモリとして動的 に選択可能とした構成が開示されている。メモリチップ において複数のメモリマクロを搭蹴している場合に、読 30 み出しを行うメモリマクロやその前後のメモリマクロを 通常のアクセス状態にし、その他のメモリマクロをスタ ンパイ状態にする。さらに未使用メモリマクロに供給す る電源電圧を落としている。

【0022】複数のメモリマクロを搭覷するメモリで は、アクセスされるメモリマクロとアクセスされないメ モリマクロがある。アクセスされないメモリマクロに対 しても、制御信号をアクティブにして、電源電圧を加え ると電力を消費する。この従来のメモリでは、アクセス されていないメモリマクロをスタンパイ状態にして、か 40 つ供給する電源電圧を低下させて余分に消費される電力 を低下させている。

【0023】図6に示す構成において、この制御は、制 御回路620内のレジスタ24とテストコントロール2 2によって行われている。

【0024】制御回路620から出力される信号によ り、スイッチ639、640、642を動作させ、スイ ッチから出力される信号VDARRにより、スタンバイ 状態とするメモリマクロと、通常動作させるメモリマク ロとを制御している。この従来の集積回路は、メモリチ 50 にした構成も知られているが、これは、アクセスされて

ップの消費電力を低減するためのものである。

【0025】1チップマイクロコンピュータと相違し て、メモリは同一のメモリマクロを複数搭載する構成と されており、テストをする場合でも、同じプログラムを 僅かな変更を行うだけで、メモリセルに値を容易に設定

【0026】またメモリマクロはアクセスされないとき には内部に保持している状態は変わらないので、スタン バイ状態を設定しやすく、スタンバイ状態を解除して も、アクセスされないメモリマクロの保持値が変化しな

【0027】これに対して、1チップマイクロコンヒュ ータでは、内蔵する周辺ユニットやCPUは内部クロッ クが変化する度に、内部に保持した値が変化する。この ためIDDQテストを実行する時は、保持させる値をタ イミング良く設定する必要がある。

【0028】また搭燉する周辺ユニットは例えばタイマ やシリアルインタフェース等のように互いに異なる機能 を具備しているため、メモリのように同じメモリマクロ を搭載する場合に比べ、容易に内部の条件を設定できな い。

【0029】更に、マイクロコンピュータでは周辺ユニ ットどうしが制御信号で接続されている場合もあり、制 御信号の状態を考慮する必要がある。

【0030】以上述べたように、特開平10-2832 75号公報等に記載される構成をマイクロコンピュータ に適用しても、本来の目的であるIDDQテストを効率 良く行うことはできない、という問題点を有している。 [0031]

【発明が解決しようとする課題】以上説明した、従来の 技術の問題点について以下に要約して説明する。

【0032】上記した通り、図4に示した従来のマイク ロコンピュータのスタンバイ制御装置は、スタンバイ状 態を解除すると、CPUを初め周辺ユニットが一斉にス タンバイ状態から抜けて、通常動作に移行する。一旦、 クロック信号が動作すると、CPUや周辺ユニットの内 部状態が変化してしまう。

【0033】このため、スタンパイ時の電流を測定し て、マイクロコンピュータの異常の検出を行うIDDQ テストを実行しようとすると、周辺ユニットの状態やC PUの状態を、その都度、プログラム命令を実行させて 設定する必要があり、複数の条件を周辺ユニットに設定 し、これを組み合わせてIDDQテストを実行する場 合、必要とされるプログラム命令が複雑となり、かつ、 プログラム命令のサイズも大きなものになる、という問 題点を有している。その結果、テストコストを上昇させ ることになる。

【0034】また、図6に示したように、メモリで搭載 するメモリマクロを任意にスタンパイ状態にできるよう

いないメモリマクロをスタンバイ状態にすることで消費 電力を低減するためのものである。

【0035】メモリで、スタンバイ電流を測定することは、メモリセルに"1"または"0"を書き込んで行う単純なものであり、メモリの場合、スタンバイ電流を測定して不良を検査するIDDQテストでは、ALL1書き込み、ALL0書き込み、チェッカーデータ書き込み、チェッカーバーデータ書き込みの4通りで、基本的なテストが完了する。

【0036】しかしながら、マイクロコンピュータに内 10 蔵される周辺ユニットは、ランダム回路よりなり、かつ、周辺ユニット同士が制御信号で接続されている場合もあり、制御信号のアクティブ、インアクティブの条件を考慮する必要があることから、メモリマクロのように、単純な設定では、IDDQテストを行うことができない、という問題点も有している。

【0037】したがって、本発明は、上記問題点に鑑みてなされたものであって、その目的は、マイクロコンピュータにおいて、IDDQテストのプログラム容量を削減し、実行するテストバタンを短縮可能とし、テストコ 20ストを低減する、スタンバイ制御装置を提供することにある。

### [0038]

【課題を解決するための手段】前記目的を達成する本発明は、CPUと、複数の周辺ユニットとを備えたマイクロコンピュータのスタンパイ制御装置において、前記周辺ユニットのそれぞれについてスタンパイ状態を維持するか解除するかを指定する制御信号を出力するテストモード設定レジスタと、前記テストモード設定レジスタからの制御信号と、前記CPUから出力されるスタンパイの信号とを入力し、前記周辺ユニットのそれぞれに対してスタイパイ状態の設定及び解除を制御するスタンパイイネーブル制御回路と、を備えている。

#### [0039]

【発明の実施の形態】本発明の実施の形態について以下に説明する。本発明は、その好ましい一実施の形態において、CPU(1)と、複数の周辺ユニット(2、3、4)と、周辺ユニットのそれぞれについてスタンバイ状態を維持するか解除するかを指定する制御信号を出力するテストモード設定レジスタ(8)と、前記テストモー 40ド設定レジスタ(8)からの制御信号(12、11、13)と、CPU(1)から出力される複数の周辺ユニット(2,3、4)に共通のスタンバイ信号(10)を入力し、複数の周辺ユニット(2、3、4)のそれぞれに対してスタイバイ状態の設定及び解除を制御する信号(14、15、16)を出力するスタンバイイネーブル

制御回路 (5、6、7) と、を備えている。 【0040】 本祭印の一実施の形態においては、テスト

【0040】本発明の一実施の形態においては、テスト時に、一旦条件を設定した後、次のテストにおいて変更する必要がない周辺ユニットのスタンパイ状態をそのま 50

ま維持可能とし、条件の変更を行う周辺ユニットのみスタンバイ状態を解除し、新たな条件を設定した後、スタンバイ状態に設定してテストを行う。

[0041]本発明の一実施の形態においては、テストモード設定レジスタ (8) が、CPU(1) から制御される。

【0042】本発明の一実施の形態においては、テストモード設定レジスタが、外部から入力される外部制御信号(18、19、20)に基づき、スタンバイ状態を維持するか解除するかを指定する制御信号(11、12、13)を出力する構成としてもよい。

【0043】本発明によれば、テストモード設定レジスタ(8)にCPUがスタンバイ解除の条件を書きこみ、各々の周辺ユニット(2、3、4)に付加されたスタンバイイネーブル制御回路(5、6、7)によってスタンバイ状態からの解除許可、禁止を行う構成としている。一旦、スタンバイ状態で設定した値は、スタンバイが解除されない場合、そのまま保持される。そして、設定変更をする周辺ユニットだけ、スタンバイ状態から解除して、新たな値を設定して、IDDQテストが可能となるという特徴がある。

【0044】これによって、IDDQテストのプログラム容量を減少させ、実行するテストバタンを短縮することはでき、テストコストを改善している。

【0045】さらに、IDDQテストプログラムの作成 を容易化しており、製品開発期間、特に、IDDQテス トプログラムの作成工数の短縮を図ることができる。

#### [0046]

【実施例】上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して以下に説明する。図1は、本発明の一実施例の構成を示す図である。図1を参照すると、本発明の一実施例は、CPU1のほかに、周辺ユニットとしてタイマ2、シリアルインタフェース3と、メモリ4を備え、さらに、テストモード設定レジスタ8を備えている。なお、図1に示す構成例では、周辺ユニットは、タイマ2、シリアルインタフェース3、メモリ4から構成されているが、マイクロコンピュータ内に設けられる周辺ユニットに種類、個数は任意である。

【0047】CPU1から出力されるスタンバイ信号10と、テストモード設定レジスタ8から出力される制御信号12とを入力し、スタンバイ制御信号14をタイマ2へ供給する第1のスタンバイイネーブル制御回路5と、スタンバイ信号10とテストモード設定レジスタ8から出力される制御信号11とを入力し、スタンバイ線御信号15をシリアルインタフェース3へ供給する第1のスタンバイイネーブル制御回路6と、スタンバイ信号10とテストモード設定レジスタ8から出力される制御信号13とを入力し、スタンバイ制御信号16をメモリ4に供給する第3のスタンバイイネーブル制御回路7

と、を備え、CPU1、タイマ2、シリアルインタフェ ース3、メモリ4、テストモード設定レジスタ8は、内 部バス9に接続されており、またタイマ2から出力され るタイミング信号17はシリアルインタフェース3へ入 力されシリアル動作の基準クロックとなる。

【0048】第1~第3スタンバイイネーブル制御回路 5、6、7は、いずれも、テストモード設定レジスタ8 から出力される制御信号と、スタンパイ信号10の論理 ORをとる回路からなり、同一構成とされている。

【0049】図1に示した本発明の一実施例と、図4を 10 参照して説明した従来のマイクロコンピュータとの相違 点は、本発明の一実施例では、CPU1が所定の値を設 定するテストモード設定レジスタ8と、各々の周辺ユニ ット2、3、4に対してそれぞれ付加されるスタンパイ イネーブル制御回路5、6、7を備えていることであ

【0050】スタンパイ状態からの解除を行わない周辺 ユニットでは、付加したスタンパイイネーブル制御回路 から出力されるスタンバイ制御信号がアクティブ状態の ままとなるように制御される。これにより、任意の周辺 20 ユニットがスタンバイ状態を維持できるようにしてい

【0051】次に本発明の一実施例の動作について説明 する。図2は、本発明の一実施例のマイクロコンヒュー タのIDDQテスト測定の流れを示すフローチャートで ある。図1及び図2を参照して、本発明の一実施例の動 作を説明する。

【0052】初めにIDDQテストの測定条件をメモリ 4で2条件、タイマ2で2条件、シリアルインタフェー ス3で2条件とする。IDDQテストは、タイマ2から 30 シリアルインタフェース3へ接続するタイミング信号1 7があるので、タイマ2とシリアルインタフェース3は 組み合わせ条件がは、

- ・タイマ条件1-シリアル条件1、
- ・タイマ条件1-シリアル条件2、
- ・タイマ条件2-シリアル条件1、
- ・タイマ条件2-シリアル条件2、

#### の4通りとなる。

[0053] **ここで**、

- ・タイマ条件1は、タイミング信号17がアクティブの 40 タンパイ状態から通常動作に切り替える。このため、シ
- ・タイマ条件2はタイミング信号17がインアクティブ の条件、

#### である。

【0054】CPU1はタイマ2に条件1、シリアルイ ンタフェース3に条件1、メモリ4に条件1を設定する (ステップ201~203)。次にCPUはスタンパイ 命令を実行し (ステップ204) 、スタンパイ信号10 がアクティブとなり、スタンバイ状態に移行する。その 時のスタンパイ電流を測定し(ステップ205)、正常 50 スタンパイ状態を解除する値を書き込んで、全ての周辺

であるか判断する。この時、タイマ2から出力されるタ イミング信号17はアクティブ条件でシリアルインタフ ェース3へ入力される。

【0055】スタンバイ状態が解除される時、CPU1 はテストモード設定レジスタ8へメモリ4のみスタンパ イ状態を解除する値を書き込んで、スタンバイ状態から 通常動作に切り替える。このため、メモリ4のみスタン バイ状態が解除される (ステップ206)。

【0056】次に、CPUはメモリ4へ条件2を設定し (ステップ207)、スタンパイ命令を実行してスタン バイ状態へ移行する(ステップ208)。この時も同様 にスタンパイ電流を測定し、正常であるか判断する (ス テップ209)。

【0057】スタンバイ状態が解除される時、CPU1 はテストモード設定レジスタ8ヘシリアルインタフェー ス3のみスタンパイ状態を解除する値を書き込んで、ス タンパイ状態から通常動作に切り替える。このため、シ リアル4のみスタンパイ状態が解除される(ステップ2 10).

【0058】次に、CPUはシリアルインタフェース3 へ条件2を設定し(ステップ211)、スタンパイ命令 を実行して(ステップ212)、スタンバイ状態へ移行 する。この時も同様にスタンバイ電流を測定し(ステッ プ213)、正常であるか判断する。

【0059】スタンバイ状態が解除される時、CPU1 はテストモード設定レジスタ8ヘタイマ2のみスタンパ イ状態を解除する値を書き込んで、スタンバイ状態から 通常動作に切り替える。このため、タイマ2のみスタン バイ状態が解除される (ステップ214)。

【0060】次に、CPUはタイマ2へ条件2を設定し (ステップ215)、スタンパイ命令を実行して(ステ ップ216)、スタンパイ状態へ移行する。この時も同 様にスタンバイ電流を測定し (ステップ217)、正常 であるか判断する。この時、タイマ2から出力されるタ イミング信号17はインアクティブ条件となりシリアル インタフェース3へ入力される。

【0061】スタンパイ状態が解除される時、CPU1 はテストモード設定レジスタ8ヘシリアルインタフェー ス3のみスタンパイ状態を解除する値を書き込んで、ス リアルインタフェース3のみスタンバイ状態が解除され る(ステップ218)。

【0062】次に、CPUはシリアルインタフェース3 へ条件1を設定し(ステップ219)、スタンパイ命令 を実行して(ステップ220)、スタンパイ状態へ移行 する。この時も同様にスタンパイ電流を測定し(ステッ プ221)、正常であるか判断する。

【0063】スタンパイ状態が解除される時、CPU1 はテストモード設定レジスタ8へ全ての周辺ユニットが 11

ユニットのスタンパイ状態が解除され(ステップ222)、通常動作に復帰し、IDDQテストを終了する。【0064】このIDDQテストでは、合計5回のスタンパイ電流が測定され、マイクロコンピュータが正常であるか判断される。本発明の第1の実施例では、22の処理ステップよりなり、図5に示したIDDQテストシーケンスと比べて、8ステップも処理を短縮している。【0065】次に、本発明の第2の実施例について以下に説明する。図3は、本発明のマイクロコンピュータのスタンパイ制御装置の第2の実施例の構成を示す図であ 10る。

【0066】図3を参照すると、本発明の第2の実施例は、CPU1、タイマ2、シリアルインタフェース3、メモリ4と、テストモード設定レジスタ8を備えて構成されている。図3に示す例では、周辺ユニットは、タイマ2、シリアルインタフェース3、メモリ4だけから構成されているが、本発明において、周辺ユニットの種類、個数はかかる構成に限定されるものでないことは勿論である。

【0067】CPU1から出力されるスタンパイ信号1 0と、テストモード設定レジスタ8から出力される制御 信号12とを入力し、スタンバイ制御信号14をタイマ 2へ供給する第1のスタンパイイネーブル制御回路5 と、スタンバイ信号10とテストモード設定レジスタ8 から出力される制御信号11とを入力し、スタンパイ製 御信号15をシリアルインタフェース3へ供給する第1 のスタンバイイネーブル制御回路6と、スタンバイ信号 10とテストモード設定レジスタ8から出力される制御 信号13とを入力し、スタンパイ制御信号16をメモリ 4に供給する第3のスタンパイイネーブル制御回路7 と、を備え、CPU1、タイマ2、シリアルインタフェ ース3、メモリ4、テストモード設定レジスタ8は、内 部パス9に接続されており、またタイマ2から出力され るタイミング信号17はシリアルインタフェース3へ入 力されシリアル動作の基準クロックとなる。

【0068】前記第1の実施例では、テストモード設定レジスタ8へは、CPU1から内部バス9を介して制御データが設定されていたが、本発明の第2の実施例においては、テストモード設定レジスタ8へは、外部から入力される制御信号18、19、20が入力されている。【0069】第1~第3スタンバイイネーブル制御回路5、6、7は、いずれも、テストモード設定レジスタ8から出力される制御信号と、スタンバイ信号10の論理ORをとる回路からなり、同一構成とされている。

【0070】本発明の第2の実施例においては、CPU 1がプログラム命令でテストモード設定レジスタ8にス タンパイ制御情報を書き込むことは不要とされており、 IDDQテストプログラムのサイズを短縮することがで きる。

【0071】テストモード設定レジスタ8へ入力される 50 集積回路の構成を示す図である。

制御信号18、19、20は、テスト時に、LSIテスタより、テストタイミングに応じて、固定値を与えれば良い。、テストモード設定レジスタ8へ入力される制御信号は、テストのときのみ使用するので、他の機能を持つ汎用ポートと兼用することも可能である。

【0072】また、前記実施例では、テストモード設定 レジスタ8の構成を例に本発明を説明したが、このテス トモード設定レジスタ8の構成に限らず、スタンパイ状 態を維持するか解除するかの選択が、LSIのIDDQ テストの時に選択できる手段であれば、本発明を実施す ることができる。

#### [0073]

【発明の効果】以上説明したように、本発明のマイクロコンピュータのスタンバイ制御装置によれば下記記載の効果を奏する。

【0074】本発明の第1の効果は、テストプログラムの開発を簡易化し、かつ開発工数を削減し、開発期間を 短縮することができる、ということである。

【0075】その理由は、本発明においては、内蔵する 20 周辺ユニットがスタンパイ解除でスタンパイ状態から抜けるかどうかをテストのとき制御できるように構成したことにより、周辺ユニットのスタンパイ状態を任意の設定で維持することが可能となり、テストプログラムでは状態を変化させたい周辺ユニットの設定を変更するだけでよいため、である。

【0076】本発明の第2の効果は、スタンパイ状態に 設定するに要するプログラム量を大幅に削減することが でき、この結果、テスト時間を短縮し、マイクロコンピュータのテストコストを低減する、ということである。

【0077】その理由は、本発明においては、内蔵する 周辺ユニット全てにスタンバイ状態での条件設定をする 必要が無く、変更したい周辺ユニットのみ条件を設定す ることができるため、である。

【0078】さらに、本発明の第3の効果は、安価なLSIテスタでもテストを行うことができる、ということである。

【0079】その理由は、本発明においては、IDDQ テストパタンの容量も縮減できるためである。

#### 【図面の簡単な説明】

40

【図1】本発明の第1の実施例の構成を示す図である。

【図2】本発明の第1の実施例におけるIDDQテストのプログラムの処理手順を示す流れ図である。

【図3】本発明の第2の実施例の構成を示す図である。

【図4】従来のスタンパイ機能を備えたマイクロコンピュータの構成を示す図である。

【図5】従来のスタンバイ機能を備えたマイクロコンピュータのにおけるIDDQテストのプログラムの処理手順を示す流れ図である。

【図6】特開平10-283275号公報に記載される 集積回路の機成を示す図である。

#### 【符号の説明】

- 1 CPU
- 2 タイマ
- 3 シリアルインタフェース

13

4 メモリ


5、6、7 スタンパイイネーブル制御回路

8 テストモード設定信号


9 内部バス

10 スタンパイ信号


【図1】




[図2]









## [図4]



## 【図5】



# [図6]



# フロントページの続き

Fターム(参考) 2G003 AA08 AB01 AB02 AE01 AF06

AH01 AH02 AH04 AH10

2G032 AA07 AB01 AC03 AD01 AE10

AE12 AG07 AK14

5B048 AA11 AA20 EE01 FF01

5B062 AA05 CC01 HH06 JJ05

9A001 BB05 LL05